

Vérification formelle, compositionnelle et automatique de systèmes de composants

Nicolas Ayache

CEA-LIST Laboratoire de Sûreté du Logiciel
Directrice : Christine Paulin — LRI / INRIA Proval
Encadrant : Loïc Correnson — CEA-LIST LSL
Encadrant : Franck Védrine — CEA-LIST LMEASI

5 janvier 2010

Contexte



criticité : la vie d'êtres humains ou d'importantes sommes d'argent en dépendent

Description	Que fait le système ?
Spécification	Que doit faire le système ?
Vérification	Description satisfait Spécification ?

Contexte




criticité : la vie d'êtres humains ou d'importantes sommes d'argent en dépendent

Description	Que fait le système ?
Spécification	Que doit faire le système ?
Vérification	Description satisfait Spécification ?

Description de Systèmes

Autrefois : Dessin au micron




Aujourd'hui : Langages de Programmation

SYSTEMC

- ▶ Récent (standardisé en 2005)
- ▶ Standard de fait
- ▶ Peu d'outils de vérification formelle

Description de Systèmes

Autrefois : Dessin au micron




Aujourd'hui : Langages de Programmation

SYSTEMC

- ▶ Récent (standardisé en 2005)
- ▶ Standard de fait
- ▶ Peu d'outils de vérification formelle

Schéma d'un Système



Composant




Processus

■ Port

— Canal

Hypothèse Synchrone : les composants évoluent à la même vitesse

Système de la Pompe




3 processus :

Filler, Controller, Drainer

Évolution de *level* ?


Évolution



$$level(\pm\delta) \in [0 ; hi] ?$$


Après initialisation, $level(\pm\delta) \in [lo ; hi] ?$

Système des Pompes




Assemblage de systèmes $\Rightarrow$ Produit du nombre d'états

Système des Pompes




Assemblage de systèmes $\Rightarrow$ Produit du nombre d'états

Vérification Compositionnelle



Vérification Compositionnelle



Objectif

Description SYSTEMC + **Spécification**
Vérification Compositionnelle

Accessibles à l'Ingénieur


Difficultés liées à SYSTEMC :

- ▶ Bibliothèque C++
- ▶ Aspects Logiciels et Matériels
- ▶ Synchrone et Asynchrone
- ▶ Indéterminisme

Model Checking

Système : séquences d'états

Spécification : proposition sur chemins d'états
(Logiques Temporelles)




Problème : explosion combinatoire

Interprétation Abstraite

Théorie du Point Fixe

Programme : graphe de flot de contrôle (CFG)

Analyse : point de contrôle $\rightarrow$ sur-ensemble environnements



Problème : parallélisme et concurrence

Sources d'Inspiration

Matthieu Moy (ACSD'05) : LUSY (+NBAC)


- ▶ SYSTEMC
- ▶ Spécification (assertions)
- ▶ Vérification automatique

Pas de compositionnalité

Halbwachs et al. (AMAST'93)

- ▶ Cadre théorique
- ▶ Spécification (observateurs)
- ▶ Vérification compositionnelle

Synchrone et Déterministe



Plan

- 1 Analyse de SYSTEMD
 - De SYSTEMD à KERNELD
 - Graphe d'États Abstraits
 - Déroulement de l'Analyse
- 2 Spécification de Systèmes
 - Assertion
 - Théorie
 - Génie Logiciel
- 3 Système Discriminant
 - Exemple
 - Définition et Vérification
- 4 Remplacement de Systèmes
 - Exemple
 - Définition et Utilisation
 - Vérification

Plan

- 1 Analyse de SYSTEMD
 - De SYSTEMD à KERNELD
 - Graphe d'États Abstraits
 - Déroulement de l'Analyse
- 2 Spécification de Systèmes
 - Assertion
 - Théorie
 - Génie Logiciel
- 3 Système Discriminant
 - Exemple
 - Définition et Vérification
- 4 Remplacement de Systèmes
 - Exemple
 - Définition et Utilisation
 - Vérification

<< *Model Checking pour le Contrôle* >>

<< *Interprétation Abstraite pour la Mémoire* >>

SystemD
Programmes


Compilation →

KernelD
CFGs de points d'attente

Filler/Drainer

```
while (true) {
  wait(faucet); (1)
  while (faucet != 0) {
    wait(clock); (3)
    tank.add(faucet); } }
```


Filler/Drainer




Controller

```
while (true) {
  wait(on || off); (1)
  if (on) cmd = 5;
  if (off) cmd = 0; }
```

Controller



Points d'attente



F_0 (resp. D_0) : Filler (Drainer) en 0 attend *faucet*

F_1 (resp. D_1) : Filler (Drainer) en 1 attend *clock*

Controller : un seul point d'attente, non mentionné dans la suite

État abstrait

État concret :

- Configuration : $\begin{cases} \text{point d'attente des processus} \\ \text{évènements notifiés} \end{cases}$
- Mémoire : valeur (ex : entier) pour chaque variable

Exemple : (F_1 D_0 , $level = 300$)

État abstrait :

- Configuration
- Mémoire abstraite : valeur abstraite (ex : intervalles) pour chaque variable

Exemple : (F_1 D_0 , $level \in [0 ; 1000]$)

État abstrait

État concret :

- ▶ Configuration : $\begin{cases} \text{point d'attente des processus} \\ \text{évènements notifiés} \end{cases}$
- ▶ Mémoire : valeur (ex : entier) pour chaque variable

Exemple : (F_1 D_0 , $level = 300$)

État abstrait :

- ▶ Configuration
- ▶ Mémoire abstraite : valeur abstraite (ex : intervalles) pour chaque variable


Exemple : (F_1 D_0 , $level \in [0 ; 1000]$)

Graphe d'états abstraits


Sommet : configuration $F_1 D_0$

Analyse du système :




- Décoration : configuration $\rightarrow$ mémoire abstraite
- Transitions




Filler (+1)






Drainer (-5)




Filler (+1)






Drainer (-5)




Filler (+1)






Drainer (-5)




Filler (+1)






Drainer (-5)




Filler (+1)






Drainer (-5)




Filler (+1)






Drainer (-5)




Filler (+1)






Drainer (-5)




Filler (+1)






Drainer (-5)




Filler (+1)





Drainer (-5)




Filler (+1)



Drainer (-5)




Point Fixe



Plan


- 1 Analyse de SYSTEMD
 - De SYSTEMD à KERNELD
 - Graphe d'États Abstraits
 - Déroulement de l'Analyse
- 2 Spécification de Systèmes
 - Assertion
 - Théorie
 - Génie Logiciel
- 3 Système Discriminant
 - Exemple
 - Définition et Vérification
- 4 Remplacement de Systèmes
 - Exemple
 - Définition et Utilisation
 - Vérification


<< *Une propriété est un système* >>



Vérification = atteignabilité de **fail**


```
property { (P0)
  while (true) {
    assert( 0 <= level &&
           level <= hi ); (fail)
    wait(clock); (P1) } }
```






Vérification = atteignabilité de **fail**


```
property { (P0)
  while (true) {
    assert( 0 <= level &&
           level <= hi ); (fail)
    wait(clock); (P1) } }
```





Vérification = atteignabilité de **fail**

```
property { ( $P_0$ )
  while (true) {
    assert( 0 <= level &&
           level <= hi ); (fail)
    wait(clock); ( $P_1$ ) } }
```



Définition : Trace et Sémantique

$$\mathcal{T} \triangleq \mathbb{N} \rightarrow \Sigma \qquad \llbracket S \rrbracket \in \mathcal{P}(\mathcal{T})$$

Définition : Sûreté locale

$$\text{Safe}_S(t) \triangleq \forall p \in S, \forall i, t_i(p) \neq \text{fail}$$

Définition : Validité

$$S \models S' \triangleq \forall t \in \llbracket S \otimes S' \rrbracket, \text{Safe}_S(t) \Rightarrow \text{Safe}_{S'}(t)$$

Proposition

$$S \models S' \Leftrightarrow S \otimes S' \models_{\text{MC}} \mathbf{A} (\mathbf{G} \text{Safe}_S \Rightarrow \mathbf{G} \text{Safe}_{S'})$$

Propriété d'état : `assert(x < 10) ;`

Hypothèse : `if (exp) {wait(x) ; assert(x < 10) ;}`

Répétition : `while (exp) {wait(x) ; assert(x < 10) ;}`

Ensemble de valeurs : `x = rand(min, max) ;`

Conjonction $P_1 \wedge P_2$: `if (rand()) { $P_1$ } else { $P_2$ }`


Plan

- 1 Analyse de SYSTEMD
 - De SYSTEMD à KERNELD
 - Graphe d'États Abstraits
 - Déroulement de l'Analyse
- 2 Spécification de Systèmes
 - Assertion
 - Théorie
 - Génie Logiciel
- 3 **Système Discriminant**
 - Exemple
 - Définition et Vérification
- 4 Remplacement de Systèmes
 - Exemple
 - Définition et Utilisation
 - Vérification

<< *Ajouter des processus
pour gagner en précision* >>


Plus de Configurations $\Rightarrow$ Plus de Précision

```
discriminate {  
  wait(lo) ;   ( $d_0$ )  
  halt() ;    ( $d_1$ ) }  
}
```




Plus de Configurations $\Rightarrow$ Plus de Précision

```
discriminate {  
  wait(lo);  ( $d_0$ )  
  halt();   ( $d_1$ ) }  
}
```




Plus de Configurations $\Rightarrow$ Plus de Précision


```
discriminate {  
  wait(lo) ;  $(d_0)$   
  halt() ;  $(d_1)$  }
```



Plus de Configurations $\Rightarrow$ Plus de Précision

```
discriminate {
  wait(lo) ;   ( $d_0$ )
  halt() ;    ( $d_1$ ) }
```





$$level(\pm\delta) \in [0 ; hi] \quad \checkmark$$

Après initialisation, $level(\pm\delta) \in [lo ; hi] \quad \checkmark$

Article VECoS [ACV08b]

Définition : Système Discriminant

$$S_D \text{ discrimine } S \triangleq \begin{cases} S_D \text{ n'écrit pas les variables de } S \\ S_D \text{ ne bloque pas } S \end{cases}$$

Théorème : Discriminant et Validité

$$\frac{S \otimes S_D \models S' \quad S_D \text{ discrimine } S \otimes S'}{S \models S'}$$

- ▶ S_D n'écrit pas les variables de S .

Syntaxique.

- ▶ S_D ne bloque pas S .

Critère plus général : si S attend un temps non nul, S_D ne boucle pas avec des attentes sans temps et sur ses locaux.

Définition : Système Discriminant

$$S_D \text{ discrimine } S \triangleq \begin{cases} S_D \text{ n'écrit pas les variables de } S \\ S_D \text{ ne bloque pas } S \end{cases}$$

Théorème : Discriminant et Validité

$$\frac{S \otimes S_D \models S' \quad S_D \text{ discrimine } S \otimes S'}{S \models S'}$$

- ▶ **S_D n'écrit pas les variables de S .**

Syntaxique.


- ▶ **S_D ne bloque pas S .**

Critère plus général : *si S attend un temps non nul, S_D ne boucle pas avec des attentes sans temps et sur ses locaux.*

Plan


- 1 Analyse de SYSTEMD
 - De SYSTEMD à KERNELD
 - Graphe d'États Abstraits
 - Déroulement de l'Analyse
- 2 Spécification de Systèmes
 - Assertion
 - Théorie
 - Génie Logiciel
- 3 Système Discriminant
 - Exemple
 - Définition et Vérification
- 4 Remplacement de Systèmes
 - Exemple
 - Définition et Utilisation
 - Vérification


<< *Remplacer un système
par un système plus simple* >>



Assemblage de systèmes $\Rightarrow$ Produit du nombre de configurations

Compositionnalité : remplacer un système par un autre





```
abstraction PumpAbs(PumpSystem P) {

    port<int> out_drain;

    local : out_drain;
    link : out_drain = P.pump_out.drain;

    thread {
        while (true) {
            out_drain = rand(0, 5);
            wait(clock); } }
}
```

```
module Sys_Prop {

    PumpSerie PS with PumpAbs(PS.top);

    property {
        ... }
}

main_analysis { Sys_Prop P; }
```

abstraction : définit un système remplaçant
link : variables identifiées

Définition : Remplacement de S par S' (variables E exclues)


$\forall t \in \llbracket S \rrbracket, \exists t' \in \llbracket S' \rrbracket$ telle que t' s'obtient à partir de t en insérant des états où :

- ▶ $\forall x \notin E$, la valeur de x est préservée ;
- ▶ $\forall p \notin S'$ tel que p ne lit pas des évènements de E , le statut d'attente de p est le même ;
- ▶ $\text{Safe}_S(t) \Rightarrow \text{Safe}_{S'}(t')$

Notation $S \triangleright_E S'$: remplacement de S par S'

Théorème : Remplacement et Validité


$$\frac{S_1 \triangleright_E S'_1 \quad S'_1 \otimes S_2 \models S}{S_1 \otimes S_2 \models S} \quad \text{Si } \text{Read}(S_2) \cap E = \text{Read}(S) \cap E = \emptyset$$



Article DATICS [ACV08a]

Théorème : Remplacement et Validité

$$\frac{S_1 \triangleright_E S'_1 \quad S'_1 \otimes S_2 \models S}{S_1 \otimes S_2 \models S} \quad \text{Si } \text{Read}(S_2) \cap E = \text{Read}(S) \cap E = \emptyset$$




Article DATICS [ACV08a]

abstraction $A(\text{System1 } S1) \{ \text{System2 } S2 ; \dots \}$
=
 $S1$ remplacé par abstraction de $S2$

Théorème : Validité par Remplacement et Abstraction

$$\frac{S_1^\# \triangleright_E S_2^\# \quad S_2^\# \models S}{S_1 \models S} \text{ Si } \text{Read}(S) \cap E = \emptyset$$

où $S_1^\#$ = abstraction de S_1 , $S_2^\#$ = abstraction de S_2




abstraction $A(\text{System1 } S1) \{ \text{System2 } S2 ; \dots \}$
 $=$
 $S1$ remplacé par abstraction de $S2$

Théorème : Validité par Remplacement et Abstraction

$$\frac{S_1^\# \triangleright_E S_2^\# \quad S_2^\# \models S}{S_1 \models S} \quad \text{Si } \text{Read}(S) \cap E = \emptyset$$

où $S_1^\# = \text{abstraction de } S_1$, $S_2^\# = \text{abstraction de } S_2$




abstraction $A(\text{System1 } S1) \{ \text{System2 } S2 ; \dots \}$
 $=$
 $S1$ remplacé par abstraction de $S2$

Théorème : Validité par Remplacement et Abstraction

$$\frac{S_1^\# \triangleright_E S_2^\# \quad S_2^\# \models S}{S_1 \models S} \quad \text{Si } \text{Read}(S) \cap E = \emptyset$$


où $S_1^\# = \text{abstraction de } S_1$, $S_2^\# = \text{abstraction de } S_2$



$$S_1^\# \triangleright_E S_2^\# : \text{Critère de remplacement}$$

Projection des configurations de $S_1^\#$ vers celles de $S_2^\#$ où :

- ▶ pour chaque variable, plus de valeur en $S_2^\#$;
- ▶ sûreté locale en $S_1^\# \Rightarrow$ sûreté locale en $S_2^\#$;
- ▶ transitions préservées.



SYSTEMD :

- ▶ Description, Spécification et Vérification compositionnelle
- ▶ Accessible à l'Ingénieur
- ▶ Vérification statique et automatique

Implantation :

- ▶ KERNELD + moteur de simulation (OCAML)
- ▶ Preuve formelle de quelques théorèmes (COQ)
Ex : $\llbracket S_1 \otimes S_2 \rrbracket = \llbracket S_1 \rrbracket \cap \llbracket S_2 \rrbracket$

SYSTEMD :

- ▶ Description, Spécification et Vérification compositionnelle
- ▶ Accessible à l'Ingénieur
- ▶ Vérification statique et automatique

Implantation :

- ▶ KERNELD + moteur de simulation (OCAML)
- ▶ Preuve formelle de quelques théorèmes (COQ)
Ex : $\llbracket S_1 \otimes S_2 \rrbracket = \llbracket S_1 \rrbracket \cap \llbracket S_2 \rrbracket$

Perspectives :

- ▶ Exemple “réel” de grande taille
- ▶ Réduction par Remplacement
- ▶ Remplacement Automatique
- ▶ Génie Logiciel

Merci pour votre attention



Nicolas Ayache, Loïc Correnson, and Franck Védrine.
Scenarios for validating SystemC descriptions.
In ICC'08 : Proceedings of the 12th WSEAS international conference on Circuits, pages 468–473, Stevens Point, Wisconsin, USA, 2008. World Scientific and Engineering Academy and Society (WSEAS).



Nicolas Ayache, Loïc Correnson, and Franck Védrine.
Verifying SystemC with Scenario.
In 2nd International Workshop on Verification and Evaluation of Computer and Communication Systems (VECoS 2008), eWiC, Leeds, UK, 2008. British Computer Society.